RISC

acrónimo de //Reduced Instruction Set Computer//, tipo de microprocesador cuyo diseño está orientado a la obtención de altas velocidades de proceso y que utiliza un conjunto relativamente pequeño de instrucciones. El diseño RISC está basado en la premisa de que la mayoría de las instrucciones que una computadora decodifica y ejecuta son simples. Como resultado de este concepto, la arquitectura RISC limita el número de instrucciones incorporadas en el microprocesador, pero optimiza cada una de ellas de forma que se ejecuten muy rápidamente (generalmente en un solo ciclo de reloj). Por lo tanto, los chips RISC ejecutan las instrucciones simples más rápidamente que los microprocesadores que cuentan con un conjunto más amplio de instrucciones. Entre las familias de chips RISC que están ganando popularidad se encuentran los SPARC de Sun Microsystems, los PowerPC de Motorola, los Alpha de Digital Equipment Corporation, los R4000 y R4400 de Mips y los ARM de Acorn.
 * RISC**

fuente []


 * RISC** (del inglés //Reduced Instruction Set Computer//), Computadora con Conjunto de Instrucciones Reducidas.


 * Caracteristicas:**

Es un tipo de microprocesador con las siguientes características fundamentales: Además estos procesadores suelen disponer de muchos registros de propósito general.
 * 1) Instrucciones de tamaño fijo y presentadas en un reducido número de formatos.
 * 2) Sólo las instrucciones de carga y almacenamiento acceden a la memoria por datos.

El objetivo de diseñar máquinas con esta arquitectura es posibilitar la segmentación y el paralelismo en la ejecución de instrucciones y reducir los accesos a memoria. Las máquinas RISC protagonizan la tendencia actual de construcción de microprocesadores. PowerPC, DEC Alpha, MIPS, ARM, ... son ejemplos de algunos de ellos.


 * RISC** es una filosofía de diseño de CPU para computadora que está a favor de conjuntos de instrucciones pequeñas y simples que toman menor tiempo para ejecutarse. El tipo de procesador más comúnmente utilizado en equipos de escritorio, el x86, está basado en CISC en lugar de RISC, aunque las versiones más nuevas traducen instrucciones basadas en CISC x86 a instrucciones más simples basadas en RISC para uso interno antes de su ejecución.

La idea fue inspirada por el hecho de que muchas de las características que eran incluidas en los diseños tradicionales de CPU para aumentar la velocidad estaban siendo ignoradas por los programas que eran ejecutados en ellas. Además, la velocidad del procesador en relación con la memoria de la computadora que accedía era cada vez más alta. Esto conllevó la aparición de numerosas técnicas para reducir el procesamiento dentro del CPU, así como de reducir el número total de accesos a memoria.

Terminología más moderna se refiere a esos diseños como **arquitecturas de carga-almacenamiento**.



[|RISC]**
 * Referencia Electronica RISC

RISC, conjunto de instrucciones o la reducción de PC, es un tipo de arquitectura de microprocesador que utiliza un pequeño, altamente optimizado serie de instrucciones, en lugar de uno más especializado en conjunto de instrucciones a menudo se encuentran en otros tipos de arquitecturas.
 * ¿Que es un RISC?**

La primera procedia de los proyectos de RISC de IBM, Stanford, Berkeley y UC a finales de los años 70 y principios de los 80. IBM 801, MIPS de Stanford, Berkeley y RISC 1 y 2 fueron diseñados con la misma filosofia que ha pasado a ser conocido como RISC. Ciertas caracteristicas de diseño han sido caracteristicos de la mayoria de los procesadores RISC:
 * Historia.**
 * Un ciclo de tiempo de ejecución: los procesadores RISC tienen un IPC (instrucción por reloj), de un ciclo. Esto se debe a la optimización de cada instrucción de la CPU y una técnica.
 * Pipelining: una Técnica que permite la ejecución simultánea de las partes, o etapas, de instrucciones a las instrucciones de manera más eficiente el proceso.
 * Gran número de regitros: la filosofia de diseño RISC generalmente incorpora un mayor número de registros para evitar que en una gran cantidad de interacciones con la memoria.


 * Tecnología RISC:**

La comparación que antes hemos realizado entre CISC y RISC es al simple, ya que no es sólo una cuetión de diferencias en el conjunto de instrucciones, puesto que es fundamental resaltar el mejor uso y aprovechamiento de los recursos del silicio, es decir, menor tiempo de diseño y empleo de menor número de transistores, lo que redunda en menor número de errores de diseño y menor tiempo de ejecución para intrucciones individuales.


 * Las características comunes a todos los procesadores RISC, fuente de sus capacidades de altas presteciones, son:**

1.- Modelo de conjunto de intrucciones Load/Store (Cargar/Almacenar): Sólo las instrucciones Load/Store acceden a memoria; las demás operaciones en un RISC, tienen lugar en su gran conjunto de registros. Ello simplifica el direccionamiento y acorta los tiempos de los ciclos del CPU, y además facilita la gestión de los fallos de paginas (page faults) en entornos de memoria virtual. Además, permite un elevado nivel de concurrencia a consecuencia de la independencia de las operaciones de Load/Store de la ejecución del resto de las instrucciones.

2.- Arquitectura no destructiva de tres direcciones: Los procesadores CISC desturyen la información que existe en alguno de los registros, como consecuencia de la ejecución normal de instrucciones; este es debido a su arquitectura de dos direcciones, por la cual el resultado de una operación sobrescribe uno de los registros que contenía a los operandos. Por contra, las instrucciones RISC, con tres direcciones, contienen los campos de los dos operandos y de su resultado. Por lo tanto, tanto los operandos origen como el destino, son mantenidos en los registors tras haber sido completada la operación. Esta arquitectura "no destructiva" permite a los compiladores organizar las instrucciones de modo que mantengan llenos los conductos del chip, y por tanto reutilizar los operandos optimizando la concurrencia.

3.- Instrucciones simples, de forma fijo, con pocos modos de direccionamiento: Las instrucciones simples reducen de manera muy significativa el esfuerzo para su descodificación, y favorecen su ejecución en pipelines. Las instrucciones de longitud fija, con formatos fijos, implican que los campos de códigos de operación y de los operandos están siempre codificados en las mismas posiciones, permitiendo el acceso a los registros al mismo tiempo que se está descodificando el código de operación. Todas las instrucciones tienen una longitud equivalente a una palabra y están alineadas en la memoria en límites de palabras, ya que no pueden ser repartidas en pedazos que puedan estar en difrentes páginas.

4.- Ausencia demicrocódigo: El microcódigo no se presta a la ejecución en ciclos únicos, ya que requiere que el hardware sea dedicado a su interpretación dinámica. La programación en microcódigo no hace que le software sea más rápido que le programado con u conjunto de intrucciones simples. Todas las funciones y el control, en los procesadores RISC, están "cableados", para lograr una máxima velocidad y eficiencia.

5.- Ejecución en conductos(pipelined): Las instrucciones simples, de formato fijo y ciclo único permiten que las diferentes etapas de los ciclos de ejecución (búsqueda o fetch, descodificación, ejecución, y escritura del resultado o result wirte-back) para instrucciones múltiples, se puedan realizar simultáneamente, de un modo más simple y eficaz.

6.- Ejecución en ciclos únicos (single- cycle): El resultado directo de los conjuntos de instrucciones que ofrecen los procesadores RISC, es que cada instrucción puede ser ejecutada en un único ciclo de la CPU. Esto invalida la creencia de las microinstrucciones en microcódigo, creadas para ser ejecutadas en un solo ciclo de procesador, son más rápidas que las instrucciones del lenguaje ensamblador. Ya que el caché esta constituidopartiendo de la misma tecnología que el almacenamiento de control del microprograma, una única instrucción puede ser ejecutada a la misma velocidad que una microinstrucción. La ejecució en ciclos únicos también simplifica la gestión de las interrupciones y los conductos.

referencia electronica. [|es&u=http://cse.stanford.edu/class/sophomore-college/projects-00/risc/whatis/index.html&prev=/translate_s%3Fhl%3Des%26q%3Dhistoria%2Bde%2BRISC%2Bprocesador%26tq%3Dhistory%2Bof%2BRISC%2Bprocessor%26sl%3Des%26tl%3Den] []

**RISC** Los titulares que definen la arquitectura RISC, podría resumirse, con la suficiente flexibilidad, en varios puntos: - Reducción del número de instrucciones (ensamblador). - Uso intensivo de registros, disminuyendo los accesos a memoria. - Simplificación de la CPU en aras de una mayor velocidad de proceso. - Empleo de memorias cache. - Utilización de "compiladores optimizados", generadores de código objeto adaptado a los requerimientos de la CPU.  El conflicto surge al evaluar las ventajas netas ¿Qué es más apropiado, usar muchas instrucciones de un solo ciclo aprovechadas al máximo, o pocas de múltiples pasos de reloj en las que existe infrautilización? La cuestión, es que hasta el momento, el estudio de prestaciones de ambas tecnologías, nos ha llevado a concluir que hoy en día los RISC obtienen más prestaciones, es decir, son más potentes y rápidos que los CISC. Sin embargo, el mercado se ha decantado por la tecnología CISC en cuanto a volumen de ventas. ¿Por qué? 1.- Por experiencia propia, podemos comprobar que un CISC tiene un coste "razonable", que es alcanzado a nivel de usuario. Esto mismo, no ocurre con los RISC, que por el contrario tienen un coste elevado, por esto mismo esta tecnología ha sido enfocada a ventas a nivel de empresa y equipos de gama alta. 2.- La utilidad que se le de a la maquina es muy importante, ya que el usuario debe de encontrar un nivel optimo en cuanto a calidad - precio. Y por qué pagar más si realmente no se le va a sacar partido al cien por cien. 3.- El software utilizado es otro de los factores importantes, dado que un RISC no utiliza el mismo software que un CISC. Estos últimos, por lo general tienen un software más asequible. 4.- Dada la compatibilidad hacia atrás de la familia CISC x86, los usuarios han podido renovar sus equipos sin por ello tener que abandonar software que ya conocían, y reutilizar sus datos. Así mismo, los fabricantes han tenido en cuenta este factor, puesto que seguir con otra línea de procesadores suponía no solo un cambio muy radical, sino que además podía llevar un riesgo en cuanto a ventas. Estos son algunos de los motivos. Sin embargo, también hay que tener en cuenta el conflicto de intereses de algunos fabricantes, así como la opinión de distintas revistas, algunas de ellas asociadas a diferentes marcas. Se están estudiando las tendencias futuras, como pueden ser los híbridos, mejoras en los microprocesadores CISC, mejoras en los RISC, Trabajo enviado por: Luis Ernesto luis.ernesto[arroba]codetel.net.do

Referencia electronica: http://www.monografias.com/trabajos5/teccisc/teccisc.shtml#funda

**ARQUITECTURA RISC **   Buscando aumentar la velocidad del procesamiento se descubrió en base a experimentos que, con una determinada arquitectura de base, la ejecución de programas compilados directamente con microinstrucciones y residentes en memoria externa al circuito integrado resultaban ser más eficientes, gracias a que el tiempo de acceso de las memorias se fue decrementando conforme se mejoraba su tecnología de encapsulado. La idea estuvo inspirada también por el hecho de que muchas de las características que eran incluidas en los diseños tradicionales de CPU para aumentar la velocidad estaban siendo ignoradas por los programas que eran ejecutados en ellas. Además, la velocidad del procesador en relación con la memoria de la computadora que accedía era cada vez más alta. Debido a que se tiene un conjunto de instrucciones simplificado, éstas se pueden implantar por hardware directamente en la CPU, lo cual elimina el micro código y la necesidad de decodificar instrucciones complejas. La arquitectura RISC funciona de modo muy diferente a la CISC, su objetivo no es ahorrar esfuerzos externos por parte del software con sus accesos a la RAM, sino facilitar que las instrucciones sean ejecutadas lo más rápidamente posible. La forma de conseguirlo es simplificando el tipo de instrucciones que ejecuta el procesador. Así, las instrucciones más breves y sencillas de un procesador RISC son capaces de ejecutarse mucho más aprisa que las instrucciones más largas y complejas de un chip CISC. Sin embargo, este diseño requiere de mucha más RAM y de una tecnología de compilador más avanzada. La relativa sencillez de la arquitectura de los procesadores RISC conduce a ciclos de diseño más cortos cuando se desarrollan nuevas versiones, lo que posibilita siempre la aplicación de las más recientes tecnologías de semiconductores. Por ello, los procesadores RISC no solo tienden a ofrecer una capacidad de procesamiento del sistema de 2 a 4 veces mayor, sino que los saltos de capacidad que se producen de generación en generación son mucho mayores que en los CISC. Los comandos que incorpora el chip RISC en su ROM constan de varias instrucciones pequeñas que realizan una sola tarea. Las aplicaciones son aquí las encargadas de indicar al procesador qué combinación de estas instrucciones debe ejecutar para completar una operación mayor. Además, los comandos de RISC son todos del mismo tamaño y se cargan y almacenan del mismo modo. Al ser estas instrucciones pequeñas y sencillas, no necesitan ser descodificadas en instrucciones menores como en el caso de los chips CISC, pues ya constituyen en sí unidades descodificadas. Por ello, el procesador RISC no gasta tiempo verificando el tamaño del comando, en descodificarlo ni en averiguar cómo cargarlo y guardarlo. El procesador RISC puede además ejecutar hasta 10 comandos a la vez pues el compilador del software es el que determina qué comandos son independientes y por ello es posible ejecutar varios a la vez. Y al ser los comandos del RISC más sencillos, la circuitería por la que pasan también es más sencilla. Estos comandos pasan por menos transistores, de forma que se ejecutan con más rapidez. Para ejecutar una sola instrucción normalmente les basta con un ciclo de reloj. Entre las ventajas de RISC tenemos las siguientes: o La CPU trabaja mas rápido al utilizar menos ciclos de reloj para ejecutar instrucciones. o Utiliza un sistema de direcciones no destructivas en RAM. Eso significa que a diferencia de CISC, RISC conserva después de realizar sus operaciones en memoria los dos operandos y su resultado, reduciendo la ejecución de nuevas operaciones. o Cada instrucción puede ser ejecutada en un solo ciclo del CPU Ejemplo de microprocesadores basados en la tecnología CISC: o MIPS, Millions Instruction Per Second. o <span style="font-family: 'Georgia', 'serif'; font-size: 12pt; mso-fareast-font-family: 'Times New Roman'; mso-bidi-font-family: Arial; mso-fareast-language: ES;">PA-RISC, Hewlett Packard. <span style="font-family: 'Courier New'; font-size: 10pt; mso-fareast-font-family: 'Courier New'; mso-fareast-language: ES; mso-bidi-font-size: 12.0pt; msofareastfontfamily: 'Courier New'; msofareastlanguage: ES; msobidifontsize: 12.0pt; msolist: Ignore; mso-ansi-language: EN-US; msoansilanguage: EN-US;">o <span style="font-family: 'Georgia', 'serif'; font-size: 12pt; mso-fareast-font-family: 'Times New Roman'; mso-bidi-font-family: Arial; mso-fareast-language: ES; mso-ansi-language: EN-US;">SPARC, Scalable Processor Architecture, Sun Microsystems. <span style="font-family: 'Times New Roman', Times, serif;">o <span style="font-family: 'Georgia', 'serif'; font-size: 12pt; mso-fareast-font-family: 'Times New Roman'; mso-bidi-font-family: Arial; mso-fareast-language: ES;">POWER PC, Apple, Motorola e IBM. <span style="text-align: center; display: block; font-family: 'Times New Roman', Times, serif;">UNA BREVE COMPARACION ENTRE CISC Y RISC ciclo de reloj. <span style="font-family: 'Times New Roman', Times, serif; font-size: 10pt; mso-bidi-font-family: Helvetica-Bold; msobidifontfamily: Helvetica-Bold;"> || <span style="font-family: 'Times New Roman', Times, serif;">Instrucciones complejas en <span style="font-family: 'Helvetica', 'sans-serif'; font-size: 10pt; mso-bidi-font-family: Helvetica;">varios ciclos de reloj. <span style="font-family: 'Helvetica-Bold', 'sans-serif'; font-size: 20pt; mso-bidi-font-family: Helvetica-Bold;"> || referencia a memoria <span style="font-family: 'Times New Roman', Times, serif; font-size: 10pt; mso-bidi-font-family: Helvetica-Bold; msobidifontfamily: Helvetica-Bold;"> || <span style="font-family: 'Times New Roman', Times, serif;">Cualquier instrucción puede <span style="font-family: 'Helvetica', 'sans-serif'; font-size: 10pt; mso-bidi-font-family: Helvetica;">referenciar a memoria <span style="font-family: 'Helvetica-Bold', 'sans-serif'; font-size: 10pt; mso-bidi-font-family: Helvetica-Bold;"> || <span style="font-family: 'Times New Roman', Times, serif; font-size: 10pt; mso-bidi-font-family: Helvetica-Bold; msobidifontfamily: Helvetica-Bold;"> || <span style="font-family: 'Times New Roman', Times, serif;"><span style="font-family: 'Helvetica', 'sans-serif'; font-size: 10pt; mso-bidi-font-family: Helvetica;">Poco procesamiento en serie <span style="font-family: 'Helvetica-Bold', 'sans-serif'; font-size: 10pt; mso-bidi-font-family: Helvetica-Bold;"> || <span style="font-family: 'Helvetica', 'sans-serif'; font-size: 10pt; mso-bidi-font-family: Helvetica;">un microprograma <span style="font-family: 'Helvetica-Bold', 'sans-serif'; font-size: 10pt; mso-bidi-font-family: Helvetica-Bold;"> || <span style="font-family: 'Helvetica', 'sans-serif'; font-size: 10pt; mso-bidi-font-family: Helvetica;">Variable <span style="font-family: 'Helvetica-Bold', 'sans-serif'; font-size: 10pt; mso-bidi-font-family: Helvetica-Bold;"> || <span style="font-family: 'Helvetica', 'sans-serif'; font-size: 10pt; mso-bidi-font-family: Helvetica;">direccionamiento a la memoria <span style="font-family: 'Helvetica-Bold', 'sans-serif'; font-size: 10pt; mso-bidi-font-family: Helvetica-Bold;"> || <span style="font-family: 'Times New Roman', Times, serif;">Muchas instrucciones y modos de direccionamiento a la <span style="font-family: 'Helvetica', 'sans-serif'; font-size: 10pt; mso-bidi-font-family: Helvetica;">memoria <span style="font-family: 'Helvetica-Bold', 'sans-serif'; font-size: 10pt; mso-bidi-font-family: Helvetica-Bold;"> || <span style="font-family: 'Helvetica-Bold', 'sans-serif'; font-size: 10pt; mso-bidi-font-family: Helvetica-Bold;"> **<span style="font-family: 'Helvetica-Bold', 'sans-serif'; font-size: 14pt; mso-bidi-font-family: Helvetica-Bold;">REFERENCIA ELECTRONICA ** <span style="font-family: 'Helvetica-Bold', 'sans-serif'; font-size: 14pt; mso-bidi-font-family: Helvetica-Bold; mso-bidi-font-weight: bold;"> <span style="font-family: 'Helvetica-Bold', 'sans-serif'; color: windowtext; font-size: 14pt; mso-bidi-font-family: Helvetica-Bold; mso-bidi-font-weight: bold;">[] <span style="font-family: 'Helvetica-Bold', 'sans-serif'; font-size: 14pt; mso-bidi-font-family: Helvetica-Bold; mso-bidi-font-weight: bold;">
 * <span style="text-align: center; display: block; font-family: 'Times New Roman', Times, serif;">** RISC ** || **<span style="font-family: 'Times New Roman', Times, serif;">CISC ** ||
 * <span style="font-family: 'Times New Roman', Times, serif;">Instrucciones sencillas en un
 * <span style="font-family: 'Times New Roman', Times, serif;">Sólo LOAD / STORE hacen
 * <span style="font-family: 'Times New Roman', Times, serif;">Procesamiento serie de varias etapas
 * <span style="font-family: 'Times New Roman', Times, serif;"><span style="font-family: 'Helvetica', 'sans-serif'; font-size: 10pt; mso-bidi-font-family: Helvetica;">Instrucciones ejecutadas por hardware <span style="font-family: 'Helvetica-Bold', 'sans-serif'; font-size: 10pt; mso-bidi-font-family: Helvetica-Bold;"> || <span style="font-family: 'Times New Roman', Times, serif;">Instrucciones interpretadas por
 * <span style="font-family: 'Times New Roman', Times, serif;"><span style="font-family: 'Helvetica', 'sans-serif'; font-size: 10pt; mso-bidi-font-family: Helvetica;">Instrucciones de formato fijo <span style="font-family: 'Helvetica-Bold', 'sans-serif'; font-size: 10pt; mso-bidi-font-family: Helvetica-Bold;"> || <span style="font-family: 'Times New Roman', Times, serif;">Instrucciones de formato
 * <span style="font-family: 'Times New Roman', Times, serif;">Pocas instrucciones y modos de